PATENT ABSTRACTS OF JAPAN

(11) Publication number:

04-105357

(43) Date of publication of application: 07.04.1992

(51) Int. CI.

H01L 27/06 H01L 29/784

(21) Application number : **02-222922**

(71) Applicant: NEC CORP

(22) Date of filing:

24. 08. 1990


(72) Inventor: FUTAMI HARUJI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57) Abstract:

PURPOSE: To eliminate the need of a protective resistance composed of a polycrystalline silicon layer so as to reduce the layout area of a whole protective circuit by utilizing the resistance component of the drain area of a MOS transistor used as a protective element as the protective resistance.

CONSTITUTION: In this semiconductor integrated circuit provided with a protective element 19 connected between a pad section for connecting an external circuit and an internal circuit, a gate electrode 18 and source area 16 connected to the power supply wiring VSS to the highest or lowest potential of the internal circuit, the first drain electrode 25 which is provided at one end of the a drain area 17 and connected to the above-mentioned pad section, and the second drain electrode 27 which is proved at the other end of the area 17 and connected to



the gate electrode of the MOS transistor of the internal circuit are provided. For example, an N-channel MOS transistor 19 is used as a protective diode and the resistance component 28 in the drain area 17 between the contact hole 24 of the first drain electrode 25 and the contact hole 26 of the second drain electrode 27 is used as a protective resistance for constituting a protective circuit.

LEGAL STATUS

[Date of request for examination]
[Date of sending the examiner's decision of rejection]
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for

[Date of final disposal for

6 0 c

application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

⑩ 日本国特許庁(JP)

⑩ 特許 出願 公開

⑫ 公 開 特 許 公 報(A)

平4-105357

®Int. Cl.⁵

識別記号

庁内整理番号

@公開 平成 4年(1992) 4月7日

H 01 L 27/06 29/784

7735-4M H 01 L 27/06 8422-4M 29/78 3 1 1 C 3 0 1 K

審査請求 未請求 請求項の数 1 (全5頁)

会発明の名称

顧 人

の出

半導体集積回路

②特 願 平2-222922

②出 願 平2(1990)8月24日

東京都港区芝5丁目7番1号 日本電気株式会社内

日本電気株式会社 東京都港区芝5丁目7番1号

仰代 理 人 弁理士 内原 晋

明細書

発明の名称

半導体集積回路

特許請求の範囲

外部回路接続用のパット部回路との間に接続用のパットである半導体集積に設けた保護素子を有高電位及びメースを設けた保護をあるがのでは最近のアートででは、ドレインのとのでは、ドレインののでは、ドウムがでは、ドウムがでは、ドウムがでは、ドウムがでは、ドウムがでは、ドウムがでは、ドウムがでは、ドウムがでは、ドウムがでは、ドウムがでは、ドウムがでは、ドウムがでは、ドウムがでは、ドウムがでは、ドウムがでは、ドウムがでは、アールをでは、アールのでは、アールをではなりのでは、アールをではなりのではなりのではなりではなりではなりのではなりではなりではなりのではなりではなりではなりではなりのではなりではなりではなりではなりではなりではなりではなりのではなりではなりのではなりではなりのではなりではなり

発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体集積回路に関し、特に、入力回路のMOSトランジスタゲート破壊保護素子を有

する半導体集積回路に関する。

(従来の技術)

従来、MOSトランジスタを有する半導体集権回路(以下ICと記す)の入力回路部分においては、入力部MOSトランジスタのゲート電極が、外部から静電気等により発生した高電圧パルスにより破壊されることのないよう、確々の保護回路、保護素子が考案され、使用されている。

第5図及び第6図は従来の半導体集積回路の第1の例を示すレイアウト図及び等価回路図である。

第5図及び第6図に示すように、一端を 部に接続した多結晶シリロ電源と、 の他に護ダイオード3・4との のの保護ダイオード3・4との のの保護ダイオード3・4のの をでは、 ののは、 ののは、 ののは、 ののは、 のののは、 のののは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 ののでは、 ののででは、 ののでは、 ののでは、 ののででは、 の 以上述べた保護回路においては、バルスエネルギーを消費するための保護抵抗 1 として、比較的大面積を有する多結晶シリコン抵抗層と、最高及び最低電位の電源に接続する 2 つの接合ダイオードが必要であり、入力保護回路のレイアウト面積

るVss端子に接続される。

このような構成とすることで、パッド部に負の 静電パルスが印加された時は、ドレイン領域6の 電位が約-0.7Vに達した時点でNチャネル MOSトランジスタの基板とドレイン領域間の接 合ダイオードが導通状態となり、電圧がクランプ される。その時、接合ダイオードとパッド部との 間に電流制限用の抵抗は入っていないので、第1 の例の保護回路の接合ダイオードよりも若干大き い接合面積が必要とされている。パッド部に正の 群電パルスが印加された時は、NチャネルMOS トランジスタのドレイン・ソース 同耐圧 B V ゥ ゥ に 達すると、ドレイン領域6からソース領域5に向 かってブレークダウン電流が流れ、さらに通常最 高電位配線と最低電位配線間に挿入されている電 源同保護ダイオードを介して電源に流れ、パッド 部分の電圧がクランプされる。この方法は、Nチ ャネルMOSトランジスタの大きさを、第1の例 の保護回路の二つの接合ダイオードの接合面積の 合計と同程度のドレイン領域面積があれば十分で が大きくなるという欠点がある。

第7回及び第8図は従来の半導体集積回路の第 2の例を示すレイアウト図及び等値回路図である。

NチャネルMOSトランジスタ13のドレイン電優111と、保護抵抗14の接続端が、バッド部に接続され、NチャネルMOSトランジスタ13のソース電極8は、コンタクト孔12を介してゲート電優7と接続され、さらにグランド電位であ

あり、全体のレイアウト面積として は前述の方法 に比較すると、バッド側の保護抵抗が不要である という利点を有している。


なお、保護抵抗14は、通常多結晶シリコン層にて形成されており、その機能は前述の保護回路の保護抵抗2と同様であるので、説明は省略する。

(発明が解決しようとする課題)

しかしながら、この従来の半導体集積回路は、内部MOSトランジスタ側に多結晶シリコン層形のなる保護抵抗を接続するののはは同題ないが、ゲートアレーに代表される配線形成を変更して、種々の回路を実現するセミカスタムICにおいては、全ての入出する配置しておくことが必要であり、入出力ブロックの面積が大きくなるという同題があった。

[課題を解決するための手段]

本発明の半導体集積回路装置は、外部回路接続



〔実施例〕

次に本発明について図面を参照して説明する。 第1図及び第2図は本発明の第1の実施例を示すレイアウト図及び等価回路図である。

第1 図及び第2 図に示すように、P型シリコン基板上に設けたゲート電極1 8 と、ゲート電極1 8 に整合してP型シリコン基板に設けた N型拡散 領域からなるソース領域1 6 およびドレイン領域1 7 とから構成される N チャネル M O S トランジスタ1 9 が配置されている。ソース領域1 6 とコンタクト孔2 0 を介して接続したアルミニウム層

とする、保護回路が構成できる。第3図及び第4図は本発明の第2の実施例を示すレイアウト図及び等値回路図である。

第3 図及び第4 図に示すように、ドレイン領域 1 7 の形状がコンタクト孔 2 4 とコンタクト孔 2 6 との間の領域幅が狭く形成しており、且つその 部分はゲート電極 1 8 に接することなく形成され ている以外は第1 の実施例と同様の構成を有して いる。

本実施例は、レイアウトの都合上トランジスタ 相の小さい N チャネルMOSトランジスタの並合により必要なドレイン領域を確保する場合においてドレイン領域の抵抗部分の長さを大きるにおない際に有効である。また、保護抵抗となる らんかい 領域にのみ、通常のドレイン領域よりも低いの不純物拡散を行なうことで、トランジス度の性能を落とすことなく、小さい面積で保護抵抗を形成できるという利点を有する。

〔発明の効果〕

以上説明したように、本発明は、従来保護抵抗

で形成したソース電極21と、ゲート電極18に はコンタクト孔22を介してアルミで形成された ゲート配線23を有し、ソース電極21およびゲ ート配規23は最低電位であるVss配線に接続さ れている。ドレイン領域17とコンタクト孔24 を介して接続したアルミニウム層からなるドレイ ン電極25と、コンタクト孔26を介して接続し たアルミニウム暦からなるドレイン電極27とを 有するが、コンタクト孔24は、ドレイン領域1 7の大部分を接続するように多数個配置し、アル ミニウム層で接続されているのに対し、コンタク ト孔26は、コンタクト孔24の端から100μ m程度離れたドレイン領域17端に1個配置され ている。ドレイン電価25はパッド部に接続さ れ、ドレイン電極27は内部MOSトランジスタ のゲート電極に接続される.

このような構成とすることにより、 N チャネル M O S トランジスタ 1 9 が保護ダイオードとなり、コンタクト孔 2 4 とコンタクト孔 2 6 との間のドレイン領域 1 7 の抵抗成分 2 8 を、保護抵抗

として多結晶シリコン層を用いていたのに対し、 保護素子であるNチャネルMOSトランジスタのドレイン領域の抵抗成分を保護抵抗として利用したので、多結晶シリコン層による保護抵抗が不要になるので、保護回路全体のレイアウト面積が小さくできるという効果を有する。

また、ゲートアレー等セミカスタムICの入いで、本発明を適用することにより、出力ブロックとして利用されている時には無駄となっていた多結晶シリコン層の保護抵抗を省ますることができ、入出力ブロックとしてMOに対してよいので、ブロック内部の布線設計が容易になるという利点も有る。

図面の簡単な説明

第1 図及び第2 図は本発明の第1 の実施例を示すレイアウト図及び等価回路図、第3 図及び第4 図は本発明の第2 の実施例を示すレイアウト図及び等価回路図、第5 図及び第6 図は従来の半導体

集積回路の第1の例を示すレイアウト図及び等価回路図、第7図及び票8図は従来の半導体集積回路の第2の例を示すレイアウト図及び等価回路図である。

1.2…保護抵抗、3.4…保護ダイオード、5.16…ソース領域、6.17…ドレイン領域、7.18…ゲート電極、8.20…コンタクト孔、9.21…ソース電極、10…コンタクト孔、11…ドレイン電極、12.22…コンタクト孔、13.19…NチャホルMOSトランジスタ、1-4…保護抵抗、23…ゲート電極、24…コンタクト孔、25…ドレイン電極、26…エンタクト孔、27…ドレイン電極、28…抵抗、

代理人 弁理士 內 原 習

